일본산업뉴스요약

GPU와 HBM을 3D로 적층, 도쿄대학 등이 칩을 세워 방열 성능을 10배로
AI 인프라를 냉각시켜라! (8)

GPU(화상처리 반도체) 등의 로직 반도체 위에 HBM(광대역 메모리)을 쌓는 차세대의 반도체 기술 ‘3차원(3D) 실장’. 그 난제인 방열에 대한 대응책을 도쿄대학 등이 찾아냈다. HBM을 구성하는 D램(DRAM) 칩을 눕히지 않고 세워서 로직칩 상에서 수평 방향으로 나열하는 방법이다. 이를 통해 방열 성능이 10배 이상 개선되어 고속화뿐만 아니라, 저비용화도 기대할 수 있다고 한다.

도쿄대학과 도호쿠(東北)대학, 에바라, 야마하로보틱스(도쿄)로 구성된 연구팀은 ‘모자이크(MOSAIC)’라고 불리는 방법을 개발했다. ‘Massive Orthogonal Stacking Assembly of IC’의 앞 글자를 딴 이름으로, 여러 장의 메모리칩을 로직칩과 직교시켜 적층하는 것을 의미한다. 연구팀은 이 모자이크를 올 5월, 미국에서 개최된 국제 반도체실장기술학회 ‘Electronic Components and Technology Conference(ECTC)’에서 발표, 그 참신함이 주목을 끌었다.

-- 기존에는 SiO₂가 열을 차단 --
AI(인공지능) 서버는 현재 HBM이 GPU 주위에 배치되어 있다. 미래에는 GPU 위에 HBM을 쌓는 3D 실장을 통해 연산 성능을 높이거나 실장 면적을 줄일 수 있을 것으로 기대되고 있다.

이때, HBM을 구성하는 D램칩은 통상적으로 수평 방향으로 눕힌 상태에서 수직 방향으로 적층한다. 이에 반해 MOSAIC는 각각의 D램칩을 눕히지 않고 세워서 로직칩 상에서 수평 방향으로 나열하는 적층 방법을 채택. 칩의 적층 방향을 기존과 90도 바꿈으로써 방열 성능을 높였다.

방열 성능이 높아지는 이유는 HBM의 구성 요소에 주목하면 이해하기 쉽다. HBM은 D램칩을 여러 개 적층하여 만든다. D램칩의 주성분은 열을 전달하기 쉬운 실리콘이지만, 칩과 칩 사이는 이산화규소(SiO₂)막이나 수지필름으로 절연되어 있다. D램칩의 열전도율은 약 130W/m·K로 높지만, SiO₂는 1.4W/m·K로 낮아 열이 통과하기 어렵다.

기존과 같이 수평으로 눕힌 D램칩을 수직 방향으로 적층하는 방식에서는 SiO₂나 수지필름이 로직칩으로부터의 열이 방출되는 길을 막아 열이 모이게 된다. 그러면 로직칩의 온도가 올라가 오동작이나 열화(劣化)를 일으킨다. 반면, MOSAIC는 D램을 로직칩과 직교시켜 나열함으로써, 열이 쉽게 전달되는 실리콘제 D램을 통해 열이 신속하게 방출된다.

-- 열전도율은 10배 이상 --
연구팀은 MOSAIC의 방열 성능을 시뮬레이션으로 확인했다. D램을 18개 적층한 HBM을 모델화해 두께 방향의 열전도율을 조사한 결과, MOSAIC에서는 기존 구조보다 약 11배 높은 123W/m·K가 되었다. 바닥면에 1cm²당 100W의 열을 가했을 경우에 칩의 온도가 어느 정도 상승하는지 시산해보니 MOSAIC의 최고 온도는 81℃ 정도에 그쳤다. 기존 구조에서는 900℃를 넘었다.

시뮬레이션에서는 1cm²당 100W라는 고성능 GPU에 상당하는 발열량으로 계산을 실시했다. MOSAIC 개발에 참여하고 있는 도쿄대학 시스템디자인연구센터의 가와노(川野) 특임 연구원은 “D램이 24개 층 이상이 되면, 기존의 적층 방법으로는 보다 저소비전력인 로직칩이라고 해도 적정한 온도로 유지할 수 없게 될 가능성이 있다”라고 지적한다.

생성 AI의 보급으로 인해 보다 대량의 데이터를 학습·연산하기 위해 HBM의 대용량화가 진행되고 있다. 현재의 주류는 ‘HBM3E’라고 불리는 세대로, D램의 적층 수는 최대 12개 층 정도. 차세대인 'HBM4'는 최대 16개 층으로, 미래에는 20개 층을 넘어설 것으로 전망되고 있다.

-- 고속화와 비용 절감도 장점 --
MOSAIC에서는 로직칩과 D램의 데이터 교환을 자계결합통신이 담당한다. 비접촉 IC(집적회로) 카드를 통해 정보를 읽어내는 구조와 같다. 전력에서 자력으로의 변환에 수반해 다소의 에너지를 잃게 되지만, 실리콘관통전극(TSV)을 사용하는 현행 방식과 비교해 “고속 및 저소비전력으로 데이터를 전송할 수 있다”(가와노 특임 연구원)라고 한다.

MOSAIC에서는 TSV가 불필요하기 때문에 제조 코스트 절감도 노릴 수 있다. TSV를 형성하기 위해서는 실리콘에 구멍을 뚫는 에칭이나 절연막 형성이 필요하기 때문에 코스트가 높다.

이번 연구에서는 실제기기를 사용한 동작 테스트와 방열 성능 평가, 신뢰성 시험이 현재 진행되고 있다. 이화학연구소와의 공동개발도 추진할 계획이다. 분자동역학 시뮬레이션용 컴퓨터에 이 실장 기술을 도입해 계산의 고속화를 목표로 하고 있다.

 -- 끝 –

Copyright © 2025 [Nikkei XTECH] / Nikkei Business Publications, Inc. All rights reserved.