일본산업뉴스요약

Nikkei X-TECH_2024.7.4

최첨단 반도체를 실현하는 '후면전력공급'
열쇠는 웨이퍼 접합 기술

반도체 미세화를 이용한 새로운 과제 해소 기술인 ‘후면전력공급(BSPDN)’. 한국 삼성전자가 2027년부터 채택하기로 결정함으로써 최첨단 반도체를 양산하는 대기업 3사의 실용화 로드맵이 나왔다. 선두에 나서는 것은 2024년내 실용화를 전망하는 미국 인텔이다. 실현을 위해서는 웨이퍼간 접합 기술이 열쇠가 된다.

“후면전력공급은 제조 비용이 증가하기 때문에, 지금까지는 이것을 필요로 하는 고성능 디바이스가 정말 있을까 생각하는 상황이었다. GPU(그래픽처리장치)에서의 니즈 확대가 견인하며, (미세화 지속으로 이어지는) 기술이 요구되고 있다”.

이렇게 말하는 사람은 도쿄일렉트론 후공정사업본부의 사토(佐藤) 씨다. 지금까지 인텔밖에 이 기술을 채택하는 데 적극적인 자세를 보이지 않았지만 생성형 AI(인공지능) 전용 반도체에 대한 니즈가 확대되면서 상황이 단번에 바뀌었다.

-- 배선 정체 해소 --
후면전원공급은 트랜지스터에 전력을 공급하는 전원선과, 신호를 주고받는 신호선을 다른 층(네트워크)으로 나누는 기술이다. 지금까지는 모두 트랜지스터 상부에 배치하고 있었지만 트랜지스터층과 상하로 이웃하도록 나눈다. 전원을 위한 배선폭을 넓게 해 저항을 줄여 트랜지스터에 전기가 쉽게 전달되도록 하기 위해서다.

지금까지의 과제는 미세화로 인해 ‘배선 정체’가 발생한 것이었다. 반도체 프로세스 노드의 최전선은 3nm 세대에까지 도달했다. 같은 면적의 칩에 채워 넣는 트랜지스터의 수가 증가함으로써 트랜지스터 사이를 잇는 배선이 조밀하게 되었다. 결과적으로 전원선을 우회시켜야 하기 때문에 트랜지스터까지의 거리가 멀어지거나 전원용 배선이 너무 가늘어지는 과제가 발생했다.

전원용 배선은 길고 가늘어질수록 전기 저항이 커지고 트랜지스터에 공급되는 전압이 작아진다. 이른바 ‘IR 드롭’이다. 벨기에의 반도체 연구기관인 imec은 2018년 논문에서 "10%의 IR 드롭으로 인해 (트랜지스터 성능이) 20% 저하됐다"라고 말했다. IR 드롭에 의해 전기가 닿기 어려워지는 현상은 미세화의 병목의 하나가 되었다.

이에 벨기에 imec은 2019년에 이 과제를 해소하는 하나의 수단으로 후면전원공급 기술을 발표했다. 지금까지 사용되지 않았던 웨이퍼의 뒷면을 활용해 전원 배선을 위한 전용층을 만든다. 배선을 굵은 두께로 유지하면서 성능을 올릴 수 있다.

-- 반도체 제조 3사 모두 출범 --
후면전원공급의 실용화는 임박했다. 인텔이 2024년 중에, 대만의 TSMC가 2026년 후반에, 삼성전자가 2027년 중에 실용화할 방침을 밝혔다.

선두에 나서는 것은 인텔이다. 인텔은 10nm 세대 프로세스 반도체의 양산에 발목을 잡혀 선수를 빼앗겨 왔다. 싱글 나노 세대에서는 미세화 경쟁의 선두에 나란히 서기 위해 분투한다.

인텔이 ‘PowerVia’라고 부르는 후면전원공급 기술에 대해서는 2021년에 가장 먼저 발표했다. 인텔의 팻 겔싱어(Pat Gelsinger) CEO는 “(1년 반에서 2년에 트랜지스터의 집적 밀도가 2배가 된다고 하는) 무어의 법칙은 앞으로도 계속된다. 후면전원공급은 그 요소 기술의 하나이다”라고 말한다. 2024년 중에 양산 예정인 2nm 세대 반도체부터 채택해, 선두에 나서겠다는 생각이다.

TSMC는 2024년 4월에 채택을 발표했다. TSMC는 후면전원공급 기술을 ‘Super Power Rail’이라고 부르며, 2026년 후반에 양산 예정인 1.6nm 세대 반도체에 채택한다. 삼성전자는 2024년 6월 12일, 2nm 세대 프로세스 반도체의 바리에이션의 하나로서 2027년에 이 기술을 채택한다고 발표했다.

-- 웨이퍼 접합이 열쇠 --
TSMC나 삼성전자가 후면전원공급 채택에 신중했던 것은 높은 제조 비용이 영향을 미친 것으로 보인다. 신호배선과 전원배선을 각각 배치하는 두 장의 웨이퍼를 붙이는 기술이 필수적이기 때문이다.

후면전원공급 기술에서는 원래의 지지 기판 위에 트랜지스터나 신호배선을 형성하는 웨이퍼와, 지지 기판이 되는 웨이퍼를 붙인다. 그 후에 원래의 지지 기판 측에 전원층을 배선하고, 트랜지스터와 전원층을 접속한다.

도쿄일렉트론에 따르면, 이 기술의 과제는 웨이퍼 간 접합에서 발생하는 약간의 왜곡이다. 다른 웨이퍼로부터 응력이 걸림으로써 설계와의 왜곡이 발생한다. nm 레벨로 왜곡이 없는 접합을 실현할 필요가 있다고 한다. 고정밀 제조 장치에는 많은 비용이 든다.

그럼에도 각 사가 채택하기 시작한 이유는 크게 두 가지다. 미세화 지속을 견인하는 최종 제품이 나타난 것과, 후면전원공급 기술을 실현하는 장치가 개발되기 시작한 것이다.

생성형 AI의 폭발적 보급으로 인해, 그 연산처리에 사용되는 GPU 수요가 높아지고 있다. 고성능에 대한 니즈가 비약적으로 높아짐으로써 제조 비용이 비싸도 미세화를 Å(옴스트롬, 0.1nm) 세대까지 계속할 경제적 합리성이 생겨났다. 그 실현을 위해서는 후면전원공급 기술이 필요하다.

이러한 니즈가 견인하면서 후면전원공급을 위한 제조 장치의 개발도 가속되고 있다. 구체적으로는 본딩/디본딩 장치나 후공정용 노광 장치 등이다. “후공정 전용 신기술에 대해서 고객이나 개발 예산이 금방 따라붙었다. (GPU와 같은) 애플리케이션이 생긴 것은 영향이 크다”라고 도쿄일렉트론의 사토 씨는 말한다.

후면전원공급 기술은 계속적인 미세화에서 빠뜨릴 수 없는 기술이다. 현행 GAA(게이트 올 어라운드) 구조 트랜지스터의 차세대 기술로 꼽히는 CFET의 양산화에도 중요한 역할을 담당할 것으로 보인다. CFET는 수직 방향으로 나노 시트를 적층해 제조한다. 배선 레이아웃이 복잡해지기 쉽다. imec의 루크 반 덴 호브(Luc Van den hove) CEO는 “CFET는 신호의 입출력이 복잡해지기 때문에 후면전원공급과의 조합이 유효하다”라고 말했다.

인텔에 의한 실용화가 신호탄이 되어 후면전원공급 기술의 개발은 앞으로도 가속될 것이다. 수율을 높이기 위해 정확도가 더 높은 후공정용 제조 장치가 요구되고 있다.

■ 후면 전원 공급을 실현하는 3방식
후면전원공급에는 크게 3가지 방식이 있다. ‘Buried Power Rail(BPR, 매립 전원 배선)’, PowerVia, ‘직접 후면 콘택트’이다. 각각의 차이는 트랜지스터에 대한 전원 배선이다. imec이 개발한 BPR은 트랜지스터층 상부를 우회해 전기를 보낸다. 인텔이 채택하는 PowerVia는 트랜지스터의 가로 방향에서 전기를 보낸다. 직접 후면 콘택트는 트랜지스터의 소스와 드레인에 직접 전원을 접속한다.

원래 가로 방향의 미세화를 하기 쉬운 것은 직접 후면 콘택트이다. 전원 배선을 우회시킬 필요가 없기 때문이다. 한편, 웨이퍼 접합에 의한 설계와의 왜곡 등으로 제조가 어렵다. 미래 기술로 주목된다.

반도체 국제회의 '2024 IEEE Symposium on VLSI Technology & Circuits'(2024년 6월 16~20일, 미국 하와이주 호놀룰루)에서는 삼성전자와 미국 IBM이 공저로 직접 후면 콘택트 방식의 논문을 발표했다. 논문에 따르면 48nm의 게이트 피치라고 하는 ‘세계 최소’의 미세화를 실현했다고 한다. 앞으로는 직접 후면 콘택트를 얼마나 조기에 실현할 수 있을지가 승부가 될지도 모른다.

 -- 끝 --

Copyright © 2020 [Nikkei XTECH] / Nikkei Business Publications, Inc. All rights reserved.