일본산업뉴스요약

웨이퍼 절단 폭 5분의 1로
파나소닉∙도쿄정밀, 칩의 수 4% 증가

파나소닉과 도쿄정밀은 실리콘 웨이퍼 한 장 당 반도체 칩의 제조 개수가 최대 4% 늘어나는 반도체 후공정용 시스템을 2월에 발매한다. 후공정의 다이싱 공정에 레이저와 플라즈마를 활용해 웨이퍼 위에 칩의 절단 폭을 종래 방법의 약 5분의 1로 줄였다. 불필요하던 절단 부분을 줄일 수 있다. 미세전자제어기술(MEMS) 및 무선식별(RFID) 등의 소형 칩의 생산 효율을 높인다.

이 시스템은 반도체 제조 프로세스에서 웨이퍼 위에 형성된 칩을 절단하는 다이싱 공정용이다. 도쿄정밀의 레이저 패터닝 장치와 파나소닉의 플라즈마 다이싱 장치를 조합시켜 최적화했다. 가격은 사양마다 달라지지만 4억~6억 엔 정도를 상정하고 있다. 2020년도에 두 회사로 100억 엔의 판매를 목표로 한다.

레이저 조사로 미세한 선폭의 패턴을 성형해 성형부분만 플라즈마 조사하여 칩을 절단한다. 현재의 주류인 칼로 절단하는 가공에 비해 절단 폭을 약 80% 줄일 수 있고 최소 10마이크로미터로 좁힐 수 있다.

MEMS 및 RFID의 칩은 웨이퍼 1장 당 절단 개소가 증가하는 추세에 있다. 절단 폭을 작게 하는 것으로 웨이퍼의 면적을 최대한 유효 활용할 수 있다. 이외에 최신 3차원 낸드 플래시 메모리 등으로 사용되는 두께 50마이크로미터 이하의 웨이퍼 절단에도 알맞다. 칼과 비교해 칩이 파손되지 않고 칩 강도는 최대 5배로 높아진다.

최근의 반도체는 회로 미세화에 더해 새로운 방법을 도입하는 것으로 제조 효율을 높이는 경향이 있다. 이러한 높아진 기술 요구에 대해 두 회사는 2017년에 제휴하여 개발을 추진해왔다.

-- 끝 --