전기전자/정보통신

Nikkei Electronics_25. 11

레조낙 등 27개 사가 새로운 연합 구축
대형 패널을 사용하는 후공정을 공동 개발

레조낙 홀딩스(Resonac Holding)는 2025년 9월 3일, 자사를 포함한 국내외 27개 사로 구성된 차세대 반도체 패키지 기술을 개발하는 컨소시엄을 설립했다고 발표했다. 도쿄일렉트론과 AGC 등, 반도체 제조장치·부재·설계 툴을 전문으로 하는 기업들이 참여한다. 컨소시엄에서는 대형 유리 패널을 지지 재료로 사용해 AI(인공지능) 반도체의 칩 사이를 연결하는 인터포저(중간 기판)를 저가로 제조하는 ‘패널 레벨 패키지’를 2030년경에 실용화하는 것을 목표로 한다.

-- 130개 사에 제안 --
이 컨소시엄의 이름은 ‘JOINT 3’. 레조낙이 약 130개 사에 참여를 제안했고, 미국의 Applied Materials와 캐논, 에바라(荏原), JX금속, 미국의 Synopsys, 우시오전기 등 26개 사가 참여를 결정했다. 앞으로 참여 기업이 더 늘어날 가능성도 있다.

레조낙 홀딩스의 다카하시(高橋) 사장은 발표회에서 “일본의 모노즈쿠리(제조)가 다시 세계 무대에서 존재감을 발휘하려면 글로벌 수준의 코크리에이션(Co-creation)이 불가결하다. JOINT 3는 그 첫걸음이 될 것이다”라고 강조했다. 컨소시엄은 레조낙 홀딩스가 이바라키(茨城)현에 보유한 사업소 내에 패널 레벨 패키지의 시제 라인을 구축해 2026년에 가동시킬 예정이다. 컨소시엄의 활동 기간은 2025년 8월부터 5년간으로, 참여 기업이 총 260억 엔을 출자한다. 정부의 지원은 전제로 하고 있지 않다.

JOINT 3는 레조낙이 주도하는 반도체 패키지 관련 컨소시엄으로는 4번째이다. 2018년에 'JOINT', 2021년에 'JOINT 2', 2024년에 미국 실리콘밸리에서 'US-JOINT'를 각각 출범시켰다. JOINT 3는 “다음에는 패널 레벨 패키지가 올 것이라고 예상하고 약 2년 전부터 설립을 준비해 왔다”(레조낙 홀딩스 반도체재료연구개발 총괄의 아베(阿部) 씨)라고 한다.

개발에서는 크기가 510mm×515mm인 패널을 채택. “업계에서는 600mm x 600mm 나 700mm x 700mm의 제안도 있었지만, 제조 장치가 기본적으로 갖추어져 있어 기존 설비를 사용할 수 있는 510mm×515mm를 선택했다”(아베 총괄). 라피더스(Rapidus, 도쿄)는 600mm x 600mm의 패널을 사용하는 패널 레벨 패키지 실현을 목표로 하고 있다.

-- 전(前)공정 기술을 도입 --
JOINT 3에는 Applied Materials를 비롯해 반도체 칩을 제조하는 전공정(웨이퍼 공정) 장치 전문 기업들이 많이 참여하고 있다. 반도체의 미세화에 의한 성능 향상이 둔화되고 있는 가운데, 후공정(패키징 공정)의 중요성이 증가하고 있는 것이 그 배경에 있다. 복수의 반도체 칩을 하나의 패키지에 담는 첨단 패키징이라고 불리는 영역에서는 미세 가공을 강점으로 하는 전공정 기술 도입이 열쇠를 쥐고 있다.

도쿄일렉트론의 세가와(瀨川) 집행 임원은 “전공정의 정밀한 가공 기술과 후공정의 재료 손실을 낮추는 기술을 융합하고 싶다”라고 말한다. 에칭 장치에서 세계 선두 기업인 미국 Lam Research 오스트리아 법인의 수(SU) 시니어 디렉터는 “고성능 반도체를 개발해 나가기 위해서는 후공정 기술이 중요한 요소가 된다”라고 말한다.

-- 패널 레벨 패키지 기술을 연마 --
패널 레벨 패키지에서는 대형 유리 패널을 지지 재료로 사용해 유기 RDL(재배선층) 인터포저라고 불리는 중간 기판을 제조한다. 그 위에 반도체 칩을 탑재해 배선 및 봉지 등의 공정을 일괄로 실시한다.

현재는 직경 300mm의 실리콘 웨이퍼를 사용하는 ‘웨이퍼 레벨 패키지’가 널리 사용되고 있다. 지지 재료의 형태를 원형에서 각형으로 바꾸는 동시에 대형화함으로써 인터포저 등의 생산량이 증가해 제조 코스트를 낮출 수 있다.

개발에서는 유기 RDL 인터포저와 칩 매립형 인터포저를 대상으로 한다. 전자에서는 선폭/선 간격(L/S)이 1µm/1µm 이하로, 배선 수는 5층 이상, 후자에서는 L/S 2/2µm를 목표로 한다.

이 두 가지 모두 JOINT2로부터 연장선상에 있는 기술이다. 유기 RDL 인터포저는 지금까지 320mm x 320mm의 패널을 사용해 1.5µm/1.5µm의 L/S를 달성. 칩 매립형 인터포저에서는 510mm×515mm의 패널을 사용해 5µm/5µm의 L/S를 실증했다.

 -- 끝 --

Copyright © 2025 [Nikkei Electronics] / Nikkei Business Publications, Inc. All rights reserved.

목차_Nikkei Electronis_2025.11

Hot News

벨기에 imec CEO 인터뷰, “라피다스의 실행력에 감탄”
-- 신속한 EUV 도입 지원, 전력효율 개선 연구개발에 주력
레조낙 등 27개 사가 새로운 연합 구축, 대형 패널을 사용하는 후공정을 공동 개발
-- 510mm×515mm 패널 채택, 도쿄일렉트론과 AGC 등이 참여
인도가 반도체 공급망으로 일본에 접근, 국제학회에서도 존재감 발휘
-- 르네사스, 후지필름, 도쿄일렉트론, 디스코 등이 진출, 대학 연구 수준도 향상
한국 SK 간부가 말하는 HBM 약진, 본사가 강점을 뒷받침
-- 범용 제품과는 다른 경쟁 방식, 고객 및 파트너 기업과 함께 만든다
일본 벤처가 AR 글래스에 도전, 무기는 나노임프린트
-- 개발 스타트업 Cellid, “중국이 선도하고 있지만, 트럼프 관세로 일본에 승산”
키옥시아가 AI용 100배속 SSD 제품화, “NVIDIA로부터의 요청”
-- 2027년에 투입, 코스트를 무기로 HBM의 일부 대체 노려
애플이 삼성의 미국 공장에서 조달, 소니 그룹 등이 파장을 정밀 조사
-- 트럼프 대통령이 “반도체에 100% 관세” 언급, 르네사스-미쓰비시전기는 상황 주시
2025년 전반의 EV용 축전지 시장, 중국을 제외한 시장에서 전년 대비 23.8% 증가
-- CATL의 독주, 한국 기업들의 점유율은 큰 폭으로 하락
후지쓰가 후가쿠 후속 모델에 탑재되는 1.4 세대 CPU에 대해 라피더스에 위탁을 검토
-- 이화학연구소, 엔비디아와 2030년경 가동을 목표로 공동 개발
엔비디아가 신규 임베디드 모듈의 일반 제공 개시, 휴머노이드 로봇과 생성 AI도 커버
-- 기존 대비 성능 7.5배, 최신 Blackwell 아키텍처 채택
LIB를 냉각으로 무력화해 파괴, 2025년 내 시험 플랜트 가동
-- 소각로 화재로 고민하는 지자체로부터 문의 폭주
라피더스가 밝힌 구축 중인 회로 설계 EDA, 벤더 툴에 자사 AI 모델을 추가
-- 자사의 2nm 세대 프로세스가 사용된 회로 설계에 적용한 결과 공개
레독스 흐름 전지에 혁신, 탈 바나듐으로 가격 3분의 1
-- 부식성이 낮고 저비용의 유기물 이용, 계통용 축전지 겨냥
국내 원자력 스타트업이 흑연 축열 장치 개발, 화석연료 보일러 대체 노려
-- 재생 가능 에너지의 잉여 전력을 열로 보관, 초기 투자는 축전지의 4분의 1
미쓰비시화학, 양자기술로 반도체 재료 역설계
-- EUV 노광용 포토레지스트 재료 설계에 응용, 적극적으로 외부와 협력

Breakthrough 특집1
활성화되고 있는 냉각 기술 개발
-- AI 서버를 '액체'가 구한다
제1부 : 총론
GPU의 '액랭' 이젠 필수로, AI 데이터센터의 열 대책 서둘러야
2부 : 수냉 시스템
Dell과 후지쓰는 AI 서버를 수냉으로, 슈퍼컴퓨터 개발의 노하우로 전력 40% 줄여
3부 : 액침 시스템
수냉을 능가하는 냉각 효율, 유지보수 및 보증에 과제
4부 : 칩 냉각
칩 레벨에서도 냉각하는 방법 연구, IBM과 TSMC 등이 경쟁

Emerging Tech＆Biz
특허 분석
삼성의 광전융합, TSMC·인텔과 다른 독자적 방향성 엿보여

Products' Trends
르네사스가 3레벨 강압형 DC-DC컨버터 제어 IC 발표, USB PD충전기용

 -- 끝 –

Copyright © 2025 [Nikkei Electronics] / Nikkei Business Publications, Inc. All rights reserved.