일본산업뉴스요약

르네사스, 3나노 SoC용 검색 메모리 개발
기능 안전성을 높여 차량용 겨냥

르네사스 일렉트로닉스는 3nm(나노미터) 세대 SoC(System on a Chip)에 혼재 탑재를 목표로 하는 컨피규러블(configurable) TCAM(Ternary Content Addressable Memory)을 개발했다. 기능 안전성을 높여 차량용 SoC에 혼재 탑재하는 것도 검토하고 있다. 반도체 국제학회 ‘ISSCC 2026(International Solid-State Circuits Conference 2026)’(2026년 2월 15~19일, 미국 샌프란시스코)에서 발표했다.

TCAM은 SRAM이나 DRAM과 같은 일반 메모리와는 반대로 동작한다. 일반 메모리는 주소를 지정해 해당 데이터를 출력하지만, TCAM은 데이터를 입력하면 일치하는 주소가 출력된다. 르네사스에 따르면 TCAM은 오래전부터 네트워크 허브 장비에 사용되어 왔으며, IP(Internet Protocol) 주소의 고속 검색에 활용되고 있다고 한다.

르네사스는 TCAM의 IP(Intellectual Property) 코어를 외부에 판매하는 사업도 전개하고 있다. 예를 들어 대만 TSMC의 28nm, 16nm, 12nm, 7nm 세대 공정으로 제작되는 SoC에 혼재 탑재할 수 있는 제품을 이미 판매 중이다.

이번 성과는 ISSCC 2026에서 “A 3nm 0.167fJ/b 5.27Mb/mm² Configurable TCAM with Macro‑Wise Pipelined Search Methods for Automotive Applications”(논문 번호 15.5)라는 제목으로 발표되었다. 발표의 핵심 포인트는 다음 세 가지다.

-- 소규모부터 대규모까지 구성 가능 --
첫 번째 포인트는 컨피규러블 구조로, 소규모 TCAM부터 대규모 TCAM까지 구성할 수 있다는 점이다. 일반적으로 TCAM의 IP 코어는 검색 키 폭과 엔트리 깊이를 지정함으로써 원하는 구성(검색 키 폭×엔트리 깊이)을 얻을 수 있는 경우가 많다. 이번 TCAM에서도 검색 키 폭을 8~64비트, 엔트리 깊이는 32~128로 지정 가능하며, 지정한 구성의 소규모 TCAM 매크로를 생성할 수 있다. 예를 들어 64비트×128 엔트리의 ‘Small-grain TCAM Macro’가 이에 해당한다.

또한 이번 TCAM에서는 소규모 TCAM 매크로를 조합해 하나의 대규모 TCAM 매크로로 활용할 수 있다. 예를 들어, 소규모 TCAM 매크로를 4×4로 배열한 256비트×512 엔트리의 ‘Macro configuration’이 된다. 256비트×4096 엔트리와 같은 더 큰 TCAM 매크로도 구성할 수 있다. 구성 자유도가 높을 뿐 아니라 메모리 밀도도 높아, 업계 최고 수준인 5.27 M비트/mm²를 달성했다.

-- 2단계 처리로 검색 에너지 절감 --
두 번째 포인트는 2단계 검색을 수행할 수 있다는 점이다. 1단계 검색 결과에 따라 2단계 검색을 수행할지 여부를 결정하기 때문에 불필요한 에너지 소비를 줄일 수 있다.

예를 들어 64~256비트 × 512 엔트리 구성에서는, 매크로 열(비트 폭) 방향의 파이프라인 검색(키 분할 있음, 65비트 이상)으로 최대 71.1%의 에너지를 절감할수 있었다. 매크로 행(엔트리 깊이) 방향 파이프라인 검색(키 분할 없음, 64비트 이하)에서는 최대 65.3%의 에너지를 줄일 수 있었다. 동일한 구성(256비트 × 512 엔트리)에서의 검색 에너지는 0.167 fJ/비트다.

2단계 처리를 통해 고속화도 실현할 수 있었다. 1.7GHz라는 높은 주파수에서 검색할 수 있다. FoM(Figure of Merit: 밀도×주파수÷에너지)은 53.8로, 지금까지의 연구 사례 중 가장 우수한 수치라고 한다.

-- 에러 검출·정정 처리 개선으로 차량용 수준의 기능 안전성 확보 --
세 번째 포인트는 차량에 탑재 가능한 수준까지 기능 안전성을 높였다는 점이다. 일반적으로 TCAM에서는 동일 주소의 비트 셀이 물리적으로 인접해 있기 때문에 소프트웨어 에러가 발생했을 때 더블 비트 에러가 나타나면, 일반적인 SECDED(Single Error Correction Double Error Detection) 방식의 ECC(오류 검출·정정)로는 에러를 수정할 수 없다는 문제가 있었다. SECDED에서는 1비트 에러를 정정하고, 2비트 에러를 검출한다.

그래서 이번에는 다음과 같은 2가지 개선을 적용했다. 첫 번째는 사용자 데이터와 ECC 패리티로 구성된 데이터 버스를 홀수 버스와 짝수 버스로 분리한 것이다. 이를 통해 메모리 셀 간의 물리적 거리를 벌려, 더블 비트 에러를 단일 비트 에러 수준으로 억제해 수정할 수 있도록 했다.

두 번째는 ECC 패리티를 전용 SRAM에 저장한 점이다. 이를 통해 주소 디코더가 TCAM과 독립적으로 동작하게 되어, TCAM에 기록할 때 잘못된 주소가 선택되는 것을 쉽게 검출할 수 있게 되었다.
 

-- 끝 --

Copyright © 2026 [Nikkei XTECH] / Nikkei Business Publications, Inc. All rights reserved.