전기전자/정보통신

Nikkei Electronics_2020.6 Breakthrough (p26~45)

MRAM이 여는 새로운 차원의 컴퓨터
소비전력, AI, 센싱으로 대변혁

제1부: 실용화의 동향
SRAM과 DRAM을 대체/ AI로는 1/1000의 성(省)에너지로

차세대 비휘발성 메모리 기술인 MRAM(Magnetic Randon Access Memory: 마그네틱RAM, 자성 메모리)이 드디어 본격적인 실용화 시기를 맞이하고 있다. 혼재용 플래시 메모리(eFlash)와 휘발성 S램, D램의 대체가 당초의 목표다. 최대의 임팩트는, 1/100에서 1/1000이라고 하는 이차원적 소비 전력의 저감 효과다. 그 영향은 향후 컴퓨터 기술을 크게 변화시킬 전환점이 될 것으로 보이며, 특히 IoT 단말이나 AI칩에 파괴적 변화를 일으킬 전망이다.

-- 열 대책이 기술 혁신으로 --
MRAM이 바꾸는 것은 메모리 기술이라기 보다는 오히려 컴퓨터 자체이다. 컴퓨터의 역량의 한계에 가까워진 후, 브레이크스루를 가져오는 기술의 채택에 의해 큰 폭으로 ‘냉각’되어 왔다. 또한 그 당시의 주된 용도나 주도적 기업들도 함께 쇄신되어 왔다.

최초의 ‘냉각기’는 1980년대 후반~1990년경. 그때까지는 미국 IBM이나 후지쓰가 주도하는 메인프레임기가 컴퓨터의 주축으로, 바이폴러나 NMOS형 트랜지스터가 주류였다. 이들이 CMOS형 트랜지스터로 전환됨으로써 단위면적당 열 발생량이 크게 줄어들었다.

CMOS 기술 자체는 1960년대부터 있었지만, 동작 성능이 NMOS 등에 비해 현저하게 떨어졌다. 브레이크스루는 히타치 제작소가 1978년에 발표한 CMOS SRAM의 개별 부품 ‘HM6147’로, 미국 Intel의 NMOS 베이스의 SRAM ‘Intel 2147’과 동작 성능에서 어깨를 나란히 했으며 소비 전류는 약 1/7 이하를 달성해 제조 프로세스는 3 µm였다.

다만, 이 기술로 사업이 크게 발전한 것은 Intel이었다. Intel은 히타치 제작소가 개발한 다결정 Si 베이스의 CMOS SRAM으로 교체해 트랜지스터(T) 6개로 구성된 보다 고속의 CMOS 6T SRAM를 개발. 그것을 이용해 1985년에 마이크로프로세서 ‘80386’을 개발했다. 이것이 당시의 PC용 마이크로프로세서 시장에서 경합했던 IBM과 미국 모토로라(현 네덜란드 NXP Semiconductors)와 큰 격차를 벌렸으며, 역시 1985년에 발매된 미국 Microsoft의 ‘Windows 1.0’과 더불어 Wintel 시대가 본격적으로 시작되었다.

이후 바이폴러트랜지스터의 대표격이었던 미국 IBM이 1994년 CMOS형 트랜지스터로 구성된 메인프레임기를 발표해 CMOS로의 세대교체가 거의 완료되었다. 이때 기존 메인프레임기에서 필수였던 수냉(水冷) 작업도 불필요해졌다.

-- 멀티코어로 ‘원자로’ 회피 --
두 번째 ‘냉각기’는 2000년대 중반이다. Intel의 Senior Vice President였던 Pat Gelsinger 씨는 2001년의 국제학회 International Solid State Circuits Conference(ISSCC) 2001에서 “현행하는 Pentium은 (발전량이 10W/㎠ 전후로) 핫플레이트처럼 뜨겁지만, 향후(동작 주파수가 10㎓가 되는 2000년대 후반)에는 원자로 수준(100W/㎠)이 되며 2010년경에는 로켓의 분사구 수준(1000W/㎠), 그 후에는 태양 표면 수준이 될 것이다”라고 예측했다.

그러나 현실은 달랐다. 이유는 크게 2가지이다. 그 중 하나는 배선 지연 및 누설전류 등의 기술적 문제에 의해 마이크로프로세서의 동작 주파수가 4㎓ 초과로 한계점에 도달했기 때문이다. 또 다른 하나는 동작 주파수에 의지하지 않는 고성능 방법으로서 Intel이 CPU 코어의 멀티화를 추진했기 때문이다. 코어 수를 늘리는 대신 동작 주파수를 1㎓ 전후까지 낮춘 제품도 있었다.

세 번째 ‘냉각기’는 2010년대 중반이다. 멀티화와 16코어까지는 순조롭게 진행되어 2005년 시점에서 “2015년에는 수 백 코어가 된다”(Intel)라는 예측도 나왔다. Intel은 2007년에 80코어의 프로세서를 시작(試作)하고 있다.

그런데 실제로는 각 CPU코어가 1개의 메모리를 공유하는 기존형 아키텍처에서는 코어 수가 32를 넘은 시점부터 연산 성능이 향상되지 않았다. 2010년대 전반에 60코어 전후를 실장한 Intel의 ‘Xeon Phi’ 시리즈는 ‘실패작’으로 불리며 시장에서도 이용이 확산되지 않았다.

그 대신에 떠오른 것이 미국 NVIDIA 등이 개발한 그래픽처리장치(GPU)를 범용 계산에 이용하는 기술이다. GPU는 수 백, 또는 그 이상의 슬레드를 초병렬 연산하는 점에서 멀티코어화의 흐름을 이은 모양새이다. 2010년 중반부터의 인공지능(AI) 및 자율주행의 붐도 힘을 가세해 GPU, 또는 GPU와 비슷한 구조의 AI칩이 필수 칩이 되면서 기존 CPU코어의 중요성은 상대적으로 낮아졌다.

-- 네 번째의 열의 한계가 다가온다 --
그러나 현재는 그 노선에도 한계가 보이기 시작했다. 연구개발 목적을 뛰어넘어 GPU를 자율주행의 화상인식 등에 실용화하려고 할 경우, 곧바로 소비 전력이나 발열의 장벽에 부딪히기 때문이다.

현 시점의 GPU나 AI칩의 단위 소비전력 당 연산 성능(전력 성능)은 연산 규모와 상관없이 1TOPS/W 전후. 전력 성능이 높은 제품에서도 3TOPS/W를 넘지 않을 뿐만 아니라, 개선 속도도 더디다. 한편, 실제 레벨4의 자율주행에서는 수 백T~1000TOPS가 필요할 것으로 예상되며 지금까지는 전기 스토브 수준인 수 백W의 발열을 피하지 못하고 있다.

포스트 스마트폰으로 불리는 AR/VR기능을 갖춘 헤드셋도 열 문제가 심각해지고 있다. Microsoft의 ‘HoloLens’는 열전도성이 높은 그래파이트 시트를 채택해서 사용해 발열에 대처하고 있으나 결과적으로 고가이다. 벤처기업인 미국 Magic Leap이 개발한 AR 헤드셋 ‘Magic Leap1’을 이용할 경우, 수 분만에 발열로 인해 계속해서 착용하는 것이 어려워진다.

-- 비휘발화(devolatilization)로 차원이 다른 전력의 절약 --
이 네 번째 발열 위기를 해결하는 브레이크스루 기술, 즉 대폭적인 냉각 효과를 가져오는 기술은 STT(Spin Transfer Torque)-MRAM 및 그 기본 소자인 MTJ(Magnetic Tunnel Junction)가 될 전망이다.

MTJ는 터널 층을 사이에 둔 2층의 자성층 자화의 방향이 평행한 경우와 평행이 아닌 경우에서 저항치가 변화하는 소자이다. 이 소자를 기반으로 한 STT-MRAM은 다른 비 휘발성 메모리 기술과는 달리, 동작 전압이 CMOS 수준으로 낮으며 기록시간이 10n초 이하로 고속일 뿐만 아니라 덮어쓰기 가능 회수도 상당히 많다. 따라서 조만간 DRAM의 일부나 L3~L4 캐시 등에 이용되고 있는 저속 SRAM을 대체할 수 있을 것으로 보고 있다.

그렇게 되면 동작 시의 소비 전력은 약간 높아지긴 하지만, 고속화로 인해 동작 시간이 단축되거나 누설전류가 대폭 줄어들거나 또는 연산기와 메모리의 거리가 대폭 줄어드는 효과로 평균 소비전력은 기존 S램의 1/10~1/100로 낮아진다.

IoT 단말기 등 ㎓급의 동작 성능이 불필요한 단말기에서는 마이크로 컴퓨터의 CPU코어의 레지스터, 그리고 연산의 엑셀레이터로서 사용하는 FPGA의 LUT(Look-Up Table) 등에도 MTJ 기술을 이용해 전체를 비휘발화 하는 개발 사례가 등장했다. 도호쿠(東北)대학이 개발한 이 비휘발성 마이크로컴퓨터는 32비트 200㎒ 동작과 고성능이지만 소비전력은 47㎼로, CMOS 베이스로 거의 동일한 성능의 기존 마이크로컴퓨터에 비해 1/640으로 크게 낮다. 이 수준이라면, 대부분의 에너지 하베스팅 기술로 얻은 미소(微小)전력으로도 상시 동작이 가능해 배터리 교환이 필요 없는 IoT 단말기가 실현된다.

-- AI칩 발열은 1/1000로 --
-- 대기업들이 속속 시장에 등장 --
-- e플래시(eFlash)나 SRAM 캐시를 대체 --
-- SRAM 대체로 칩 설계가 쇄신 --
-- 용량에서도 DRAM을 따라잡아 추월 --

-- 유망 시장을 겨냥해 벤처기업이 속속 등장 --
STT-MRAM의 시장은 기존의 e플래시, DRAM 및 SRAM의 대체만이 아니다. 다양한 용도에 있어서 AI칩이 MRAM 베이스가 될 가능성이 높다. 급격한 확대가 예상되는 새로운 시장을 겨냥한 벤처 기업이 국내외에서 늘어나고 있다.

예를 들어, 앞에서 서술한 Spin Memory는 2007년에 세운 미국 뉴욕대 발(發) 벤처기업이다. Spin Memory는 7n~10nm 세대와 같은 첨단 반도체 프로세스에 대응할 뿐만 아니라, 데이터 보존 시간 등의 파라미터의 조정이 용이한 독자적인 MTJ 기술을 무기로 삼고 있다. MTJ는 최소 직경이 15nm 상당을 개발한 상태라고 한다. 상정 용도는 앞에서 말한 L4캐시의 SRAM 대체뿐만 아니라, DRAM 대체 등도 시야에 넣고 있다. Spin Memory는 2018년 가을 이후에 총 1억400만달러(약 12억엔) 이상의 자금 조달에 성공. 뿐만 아니라 도쿄일렉트론, 어플라이드 머티어리얼즈(Applied Materials), Arm과 기술 제휴를 맺었다.

-- MRAM판 Arm을 목표로 --
또 다른 벤처기업은 2019년에 설립된 도호쿠대학 발(發) 파워스핀(PSI)이다. 도호쿠대학에서 MRAM기술의 개발을 주도하는 엔도(遠藤) 씨는 “실리콘밸리의 투자회사로부터 일반적인 대학 발 벤처기업이 아닌, 10년 정도 개발기술을 쌓아 온 MRAM의 기술개발 트랜드를 체현하는 ‘본체’라고 높이 평가되고 있다”라고 말한다. 상정하는 용도는 MRAM, 비휘발성 로직, 그리고 AI칩이다.

그러나 PSI가 목표로 하는 비즈니스 모델은 MRAM기술에 있어서 ‘일본판 Arm’(엔도 씨)이다. 양산공장을 자체적으로 보유하지 않고 기술 라이선스 및 시작(試作), 분석, 컨설팅 업무 등의 경영을 상정한다.

그 밖에도 스텔스 모드의 미국 SuperMem 및 각종 ASIC을 개발하는 미국 Gyrfalcon Technology(GTI)의 계열사(회사명 미발표)도 MRAM 베이스의 AI칩을 이용한 로봇 등의 사업화를 목표로 하고 있다. GTI는 2018년 11월에 MRAM과 SRAM의 하이브리드형 CNN(Convolutional Neural Networks)칩을 TSMC의 22nm 세대 프로세스로 개발해 9.9TOPS/W라는 높은 전력 성능이 확인되었다.

제2부: 차세대 기술
전자로부터 스핀이 ‘독립’/ MRAM을 1/100 이상의 에너지 절감으로

지금까지 스핀의 제어는 오직 전류로 시행되어 왔다. 최근에는 스핀을 전류와 분리해서 제어하는 기술이 주목 받기 시작했다. 메모리 기술뿐만 아니라 트랜지스터나 센싱, 더 나아가서는 통신에 이르기까지 순수한 스핀이 이용되어 기존의 최첨단 기술보다 1/100~1/1000의 초절약 에너지화가 실현되는 시대가 다가오고 있다.

MRAM은 터널 층을 사이에 둔 2층의 자성층의 자화 방향이 평행한 지 반평행한 지에 따라 전기 저항치가 바뀌는 TMR(터널형 자기 저항 효과)이라고 하는 현상을 기록에 이용한 최첨단 기술이다. 다만, 같은 원리의 기술은 이미 하드 디스크(HDD)의 헤드에도 이용되고 있다. 시대를 거슬러 올라가면 수십 년 전부터 있는 자기 테이프 등도 자화의 분포를 아날로그 신호로서 읽어내는 기술이다. 모두 자화는 전자 스핀의 집단으로 구성되기 때문에 부감적으로 보면 모두 전자 스핀을 취급하는 ‘스핀트로닉스’라고 하는 기술로 묶을 수 있다.

그러나, 향후의 차세대 MRAM 기술이나 스핀을 취급하는 기술군은 스핀트로닉스의 일부이면서도 완전히 새로운 면을 갖고 있다. 그것은 정보의 쓰기와 읽기 둘 다, 또는 어느 하나로 전자와 스핀을 분리해 취급한다는 점이다.

전류로 스핀을 제어할 경우, 스핀을 취급한다고 해도 줄열(Joule’s heat)의 발생이 불가피하며 소비전력은 누설전류를 제외하면 다른 전자를 취급하는 메모리 기술과 큰 차이가 없는 수준이 되어 버린다. STT-MRAM과 같이 큰 전류를 MTJ에 흐르게 하면 데이터를 파괴하거나 소자의 수명이 짧아지는 등의 폐해도 생긴다.

반면, 새로운 스핀트로닉스에서는 전자와 스핀을 분리해서 다룬다. 럭비선수와 럭비공처럼 전자(선수)가 달리는 방향과 스핀(럭비공)이 흐르는 방향이 거의 직교하는 경우가 많다. 전류가 전혀 없고 스핀의 흐름(순 스핀류 또는 스핀파 또는 마그논(Magnon)이라고도 부른다)만을 취급하는 경우도 있다.

그 메리트는 크다. 예를 들면, (1) 기록소자에 전류를 흘려 보내지 않아도 되므로 소자의 장수명화로 연결, (2) 기억소자의 전기저항치와 쥴열과의 상관이 없어지거나, 혹은 쥴열을 0으로 할 수 있으며, (3) 스핀만을 제어하는데 필요한 에너지는 매우 작은 경우가 많으므로 대폭적인 에너지 절약으로 연결된다는 점이다. 소자에 따라서는 기존 MRAM 기술의 1/100~1/1000이라는 소비전력이 실현될 가능성이 있다.

-- 마그노닉스(Magnonics)가 개막 --
이와 같은 전자(전류)와 스핀을 분리해 제어하는 대표적인 수단 중 하나가 ‘스핀궤도(Spin-Orbit) 상호작용’이다.

텅스텐(W)이나 백금(Pt)과 같이 중금속을 흐르는 전자에서 일어나는 스핀궤도 상호작용은 특히 스핀 홀 효과(SHE)로 불린다. 이 경우, 전류와는 수직 방향으로 순 스핀류가 발생한다.

이 스핀궤도 상호작용을 이용해 스핀을 전자와는 별도로 제어하는 기술은 ‘스핀오비트로닉스(Spin-orbitronics)’라고 불리며 다양한 기술이 생겨나고 있다. 스핀궤도 상호작용 이외의 기술도 포함하고 있어 일반적으로는 ‘마그노닉스’라고도 불린다.

그 대표적인 사례가 스핀궤도토크(SOT)-MRAM이다. STT-MRAM에서는 전류, 즉 전자마다 스핀을 주입하기 때문에 본질적이 아닌 전류로 MTJ가 열화되는 것을 막지 못했다. 이것이 덮어쓰기 속도의 향상에 걸림돌이 되어왔다.

한편, SOT-MRAM에서는 덮어쓰기 시에 전류로부터 스핀만을 분리해 MTJ에 주입한다. 덮어쓰기 시에 MTJ로 전류가 흐르지 않기 때문에 전류를 강하게 해 덮어쓰기 속도를 높여도 큰 문제는 일어나지 않는다. 그 결과, 덮어쓰기 속도를 약 0.3n초로 상당히 빠르게 할 수 있다. 이것은 고성능 마이크로프로세서의 L1캐시에도 이용할 수 있는 속도이다. 덮어쓰기 에너지도 이상적으로는 3f~30fJ/비트로, STT-MRAM의 10f~100fJ/비트의 1/3로 낮다.

-- 읽기 속도가 느리다 --
그러나 실용화에는 커다란 문제가 2가지 남아있다. (1) 3단자 구성이기 때문에 웨이퍼 상에서의 고유면적이 크며 고밀도화가 어렵다, (2) 읽기 속도가 STT-MRAM보다 오히려 늦어진다.

(1)은 STT-MRAM의 SRAM의 5~10배라는 고속도화의 장점이 없다는 것을 의미한다. SRAM 수준의 용량 밀도는 실현되지만, DRAM 및 다른 비휘발성 메모리에는 미치지 못한다. 다시 말해, 이 시점에서 용도는 고속 SRAM의 대체로 한정된다. (2)의 읽기 속도가 늦으면 SRAM의 대체도 어렵게 된다. 읽기 속도가 늦는 것은 전류가 전기 저항이 큰 스핀 홀 층을 통과하는 것이 원인이기 때문에 해결이 쉽지 않다.

-- ‘슬롯머신’으로 덮어쓰기? --
-- ‘플래시 MRAM’의 실현인가? --
-- MTJ가 불필요 --
-- Intel은 CMOS를 뛰어넘는 MESO를 추진 ---
-- 센싱이나 통신에서도 스핀이 활약 --

 -- 끝 --

Copyright © 2020 [Nikkei Electronics] / Nikkei Business Publications, Inc. All rights reserved.